フリーVHDL モデル

1999.4.6 改定
ここにあるモデルはインターネット上にある、自由に使えるモデルです。各モデルに付属する注意書きを守ってお使いください。またご使用の際は自己の責任において御使用ください。このモデルを使用したことにより、生ずる如何なる事態にも、当社は責任を負うものではありません。

スタンダードロジック
VITALの規定にそって書かれたスタンダードロジックのモデルです。遅延データも付属しています。
AMDのフラッシュメモリー
AMD社のフラッシュメモリーです。
インテル社のフラッシュメモリー
インテル社のフラッシュメモリーです。
シンプルDRAMモデル
DRAMのリードライト動作を記述した単純なモデルです。当社社長の作品です。精密モデルが必要なかたはこちら
LS163カウンターモデル
DesignWave1998年11月号で解説に使った算術演算ライブラリーを使わずに書いたVHDLモデルです。
4bit乗算器モデル
乗算器を構造記述した例です。
コンバージョンパッケージ
VHDLでヘキサ表現を使いたいときに便利なパッケージです。パッケージ宣言部パッケージボディに分けて収納されています。
256MB SDRAMモジュール
当社のSDRAMモデルを用いた256MB dimm モジュールのシミュレーションモデ ルです。ギガバイトクラスのメモリシステムも作成可能です。
編集すれば他のSDRAMモデルでも使用可能ですが、モデルによってはワーク ステーションがハングすることがありますのでご注意ください。

その他のモデルはこちらを探してください。


フリーのVHDLモデルを求めています。無償で提供してくださる方は下記のアドレスへ電子メールで送付してください。このページに掲載いたします。
質問、ご要望はwebmaster@cyber-labo.co.jp
ホームページに戻る。