注意:この頁はサンプルであり、実際とは異なる場合があります。!!

VHDLトレーニングトップ

VHDL記述の実践  文法編はこちら  問題集はこちら


1 VHDL記述の種類
1.1 動作レベル記述(Behaivior Discription)
1.2 レジスタ転送レベル記述(RTL  Register Transfer Level Discription)
1.3 構造レベル記述(Structure Level Discription)
1.4 VHDL設計の流れ

2 組み合わせ回路の記述
2.1 組み合わせ回路
2.1 プロセス文を使った組み合わせ回路
3 フリップフロップを含む回路
3.1 フリップフロップ単体の記述
3.1.1 反転出力の作成
3.1.2 リセット付きフリップフロップの記述
3.2 ラッチ単体の記述
3.3 少し複雑な回路の記述
3.3.1 シフトレジスタ
3.3.1.1 結合演算子を用いる方法
3.3.1.2 LOOP文を用いる方法
3.3.1.3 代入文を用いる方法
3.3.2 カウンタ
3.3.2.1 16進カウンタ
3.3.3 シーケンス回路
3.3.3.1 シーケンス回路の仕様
3.3.3.2 ステイタスチャート
3.3.3.3 VHDLで記述するには
4 算術演算ライブラリー
4.1 算術演算ライブラリーの種類
4.1.1 numeric_stdとnumeric_bit
4.1.2 符号付きと符号無し
4.1.3 ビット数のそろえ方
4.2 古い算術演算ライブラリー
5 論理合成
5.1 論理合成とは
5.2 論理合成の機能
5.2.1 RTL記述から回路図(ネットリスト)を生成する
5.2.2 論理上冗長な部分を排除し、回路を簡素化する
5.2.3 回路の動作速度を最適化します。
5.3 論理合成の影
5.3.1 RTLであれば何でも合成できか?
5.3.2 同期系以外の合成は不得手です。
5.4 動作記述の合成
5.5 アナログ回路の合成
5.6 論理合成出来る回路と出来ない回路
5.7 論理合成を快適に行うために
6 シミュレーションテクニック
6.1 テストベンチの構成
6.2 入力信号の与え方
6.2.1 遅延を使う方法
6.2.2 クロックの作り方
6.2.3 メモリーテーブルを使用する方法
6.2.4 プロシージャを使う方法
6.2.5 波形発生器を記述する方法
6.2.6 ファイルから読み込む方法
6.3 出力信号の比較
6.3.1 波形観測
6.3.2 エラーメッセージの出力

6.3.3 期待値との比較
7 FPGAとASIC
7.1 FPGAとASICの特徴
7.2 FPGAの設計手順
7.3 ASICの設計手順
7.4 VITALライブラリー
7.4.1 通常のライブラリーとの違い

8 T80に見る実際の回路記述