TOP|前頁|次頁


注意:この頁はサンプルであり、実際とは異なる場合があります。!!

1 VHDL記述の種類


VHDLには記述の仕方によって3つのレベルに分けられます。

1.1 動作レベル記述(Behaivior Discription)
回路の動作を記述するに当たって、物理的条件を無視した記述です。
通常は時間の概念、動作周波数は全く考慮されません。
論理合成等を全く考慮しないで書いた記述

テストベンチ等、主としてシミュレーションを遂行するために書かれます。

1.2 レジスタ転送レベル記述(RTL-- Register Transfer Level Discription)
回路の動作を記述するに当たって、レジスタ間の信号転送を、クロックで行うようにした記述です。
クロックが存在するので、時間の概念は必須です。
論理合成が出来る記述と考えられていますが、正確には論理合成するにはRTLなければなりませんが、RTLであれば論理合成出来るとは限りません。

実際の回路を設計するために書かれます。

1.3 構造レベル記述(Structur Level Discription)
回路の物理的条件(ゲートの構成)を反映させた記述です。ネットリストがこれに当たります。
実際の回路を作成する時のデーターとなります。
一般には論理合成ソフトにより、生成されます。人手で書くことはほとんどありません。


VHDLが登場した時点では、最初動作レベルで回路動作を記述し、動作検証してからRTLを記述するようなことがいわれましたが、実際の設計現場では動作レベルで回路を設計することはほとんどありません。
ほとんどの設計者はRTLから記述し始めます。動作レベルを記述するのは回路そのものではなく、記述したRTLの動作を確認するためのテストベンチとして記述されます。
動作記述を書いてからRTLに変換するの人手でやらなければならず、面倒なのです。動作記述を合成するツールもでているようですが、スイッチポンとは行かないようです。


1.4 VHDL設計の流れ



HDLを記述すると、その記述が正しいかどうか、シミュレーションによって確認する必要があります。そのためテストベンチも同時に記述してやる必要があります。実際の設計ではテストベンチの記述のほうに時間がかかる場合もあります。

論理合成を行うとVHDLで書かれたネットリストが得られます。この結果がRTLと同等かをテストしてやる必要があります。この時テストベンチはRTLのテストで使ったものと同じ物が使えます。(但しそれなりの工夫が必要です)

ネットリストが確認されたならば、レイアウトツールでICチップの設計には入ります。レイアウトツールはICチップ上にゲートを配置し、ICの設計を完成させます。同時に配線による遅延情報を計算し、出力します。
レイアウト後のシミュレーションはこの遅延情報を加味して行い、レイアウトが正しく行われたか検証します。確認できればICの作成に入ります。

TOP|前頁|次頁


Copyright(c) 有限会社 サイバーラボ 2003 all rights reserved