VLP80(Variable Length instruction Processor)
 32bit版  VLP80−32
 16bit版  VLP80−16
 Z80命令のバイナリー互換のRISC構造をもった高性能プロセッサーコアです。Z80の命令を少ないクロックで実行し、Z80よりも高速で処理します。
 VLP80は2/4バイト単位でインストラクションを読込、先読みバッファに蓄積します。このためインストラクションフェッチサイクルはなくなり、処理の高速化が図られています。
 先読みされた命令はバイトサイズに関係なく、1バイトであろうが4バイトであろうが1クロックで一括してデコードします。しかも2段階パイプライ構造を持っていますのでデコードすると同時に、命令の実行も行います。
 さらに新設計されたALU(演算処理ユニット)はほとんどの命令を1クロックで処理しますのでCISCであるZ80の命令をあたかもRISCの様に実行します。
 
特徴 
16ビットと32ビット2種類のデーターバス
16バイト命令先読みバッファにより、インストラクションフェッチサイクルを削減
1〜4バイト長の異なる長さの命令を一括デコード
RISCアーキテクチャー採用による高速処理。
 レジスタ−レジスタ間   1クロック
 レジスタ−メモリー間   1クロック(転送命令)
 (インデックス命令も含む) 2クロック(演算命令)
 
 
2段階パイプライン処理
ハーバードアーキテクチャー採用(16ビット版のみ)による高速化
Z80のバイナリーコードを変更なしに実行します。しかも高速に。
開発ツールは従来のものをそのまま使えます。
 
パフォーマンス(当社比較) 
  円周率200桁計算時間(クロック 4.9MHz) Cコンパイラ使用
 
           Z80                 630秒 (推定値)
           HD64180          143秒 (実測値)
           VLP80ー16           34秒 (実測値)
 
オリジナルのZ80との比較では10倍以上のパフォーマンスが期待 できます.
 
 
供給形態  VHDLソースコード
      (ネットリストでの供給も承ります)
 
回路規模  約25Kゲート程度    (論理合成の条件により異なります)
 
処理性能  20〜100MIPS程度 (論理合成の条件により異なります)