Cyberlabo Synchronous Graphics DRAM Simulation Model in VHDL

 
 
ソースコードで供給され、サイト内でコピーフリー!!

Dynamic memory allocation方式によりシミュレーションが高速!!
                  大容量のDRAMシステムを高速にシミュレーションできます。
                  ギガバイトクラスのメモリーシステムを構成してもワークステーションはハングしません。

正確な機能検証が可能
                  タイミング違反の検出
                  データのリード/ライトチェック
                  リフレッシュレートのチェック

そして低価格!!
 
 

● データ初期化ファイルの読み込み機能
● 外部トリガによるファイルへのデータダンプ機能
                  任意のタイミングでRAM内部のデータをダンプアウトできます。
 

 
有限会社 サイバーラボ   TEL 0427-39-7756   FAX 0427-39-7757
 
町田オフィス:〒194-0021 東京都町田市中町1−19−5
本社     :〒 259-1314 神奈川県秦野市若松町4−15
 
mailto: webmaster@cyber-labo.co.jp