Verilog記述の実践

文法編はこちら 問題編はこちら

1 Verilog記述の種類
2.組み合わせ回路の記述
2.1 組み合わせ回路
2.1.1 組合せ回路でのcase文、if文の使い方
2.2 always文を使った組み合わせ回路
3. フリップフロップを含む回路
3.1 フリップフロップ単体の記述
3.1.1 反転出力の作成
3.1.2 リセット付きフリップフロップの記述
3.2 ラッチ単体の記述
3.3 少し複雑な回路の記述
3.3.1 シフトレジスタ
3.3.1.1 結演算子を用いる方法
3.3.1.2 LOOP文を用いる方法
3.3.1.3 代入文を用いる方法
3.3.2 カウンターの記述
3.3.2.1 16進カウンタ
3.3.3 シーケンス回路の記述
3.3.3.1 シーケンス回路の仕様
3.3.3.2 ステイタスチャート
3.3.3.3 Verilogで記述する
4.システムシミュレーションへの道
4.1 CPUの記述
4.2メモリーの記述
4.2.1 メモリーのソースコード
4.2.2 テストベンチ
4.3 全体シミュレーション
5.論理合成
    5.1 論理合成とは
    5.2 論理合成の機能
    5.3 論理合成の影
    5.4 動作記述の合成
    5.5 アナログ回路の合成
    5.6 論理合成出来る回路と出来ない回路
    5.7 論理合成を快適に行うために
6.シミュレーションテクニック
    6.1  テストベンチの構成
    6.2 入力信号の与え方
        6.2.1 遅延を使う方法
        6.2.2 クロックの作り方
        6.2.3 メモリーテーブルを使用する方法
        6.2.4 taskを使う方法
        6.2.5 波形発生器を記述する方法
        6.2.6 ファイルから読み込む方法
    6.3 出力信号の比較
        6.3.1 波形観測
        6.3.2 エラーメッセージの出力
        6.3.3 期待値との比較
7 FPGAとASIC
    7.1 FPGAとASICの特徴
    7.2 FPGAの設計手順
    7.3 ASICの設計手順
    7.4 SDFによるバックアノテーション